

ABSTRACT OF Korean Patent Application No. 10-1997-0030330

The present invention relates to a method of depositing a barrier metal layer. In accordance with the present invention, Ti is deposited using PVD method. Then, TiN is deposited using TDEAT-MOCVD method to form a barrier metal layer. The barrier metal
5 layer has an excellent step difference and an improved conformal deposition as compared with Ti/TiN barrier metal layer deposited by a conventional PVD method. In addition, a void in a contact hole can be prevented, thereby improving yield and reliability.

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) Int. Cl.
H01L 21/28

(11) 공개번호 특1999-006108
(43) 공개일자 1999년01월25일

(21) 출원번호 특1997-030330
(22) 출원일자 1997년06월30일
(71) 출원인 현대전자산업 주식회사 김영환
(72) 발명자 경기도 이천시 부발읍 아미리 산 136-1
배영백
(74) 대리인 경기도 이천시 부발읍 아미리 산 136-1
이권희, 이정훈

심사청구 : 없음

(54) 베리어 금속 증착 방법

요약

본 발명은 베리어 금속 증착 방법에 관한 것으로, Ti를 PVD 방법으로 증착한 후, TiN을 TDEAT-MOCVD 방법으로 증착하여 베리어 금속층을 형성함으로써, 종래의 PVD 방법에 의해 증착된 Ti/TiN 베리어 금속층보다 우수한 단차 피복성과 증착의 균일성을 향상시키고, 종래에 문제로 되었던 콘택홀 내의 보이드 형성을 방지하며, 수율을 향상시키고, 신뢰성을 향상시키는 방법에 관한 것이다.

도면

도2

명세서

도면의 간단한 설명

도 1은 종래 기술에 따른 베리어 금속 증착 방법을 도시한 단면도.

도 2는 본 발명에 따른 베리어 금속 증착 방법을 도시한 단면도.

도면의 주요부분에 대한 부호의 설명

11,21: 반도체 기판 13,23: 하부 절연막

15: PVD 방법으로 증착된 Ti

17: TDEAT-MOCVD 방법으로 증착된 TiN

19,27: 콘택홀

발명의 상세한 설명

발명의 목적

발명이 속하는 기술분야 및 그 분야의 종래기술

본 발명은 베리어 금속 증착 방법에 관한 것으로, 보다 상세하게는 물리기상증착(Physical Vapor Deposition, 이하 PVD 라 함)방법과 TDEAT(tetrakis-diethylamino titanium)-MOCVD (Metal Organic Chemical Vapor Deposition) 방법을 혼용하여 베리어 금속을 증착하는 방법에 관한 것이다.

베리어 금속이란 Al 합금과 절연막 사이의 확산에 의한 정선 스파이킹(junction spiking) 현상을 방지하기 위해 절연막 위에 증착되는 확산 방지용 금속을 말한다. 이러한 금속은 Al 및 Si 과의 반응성이 없어야 하고, Al, Si 등의 확산 억제 능력이 높고, Si와 오용성 접촉 저항을 지니는 금속이어야 한다. 현재 가장 일반적으로 사용되는 금속은 Ti와 TiN이 사용되고 있다. 이중 TiN은 Ti 타겟을 Ar+N₂ 분위기에서 스퍼터링하여 TiN을 형성시키는 스퍼터링 증착법에 의해 증착된다.

최근에는 반도체 소자가 고집적화됨에 의해 금속 배선 콘택홀이 점차 좁아지고 있다. 금속 배선 콘택홀이 점차 좁아짐에 따라 상기한 PVD 방법에 의해 베리어 금속을 증착할 때에는, PVD 방법에 의한 증착은 단차 피복성(step coverage)이 열악하기 때문에, 오우버행(overhang) 현상이 발생된다.

도 1은 종래 기술에 따른 베리어 금속 증착 방법을 도시한 단면도이다.

먼저, 하부구조물(도시안됨)이 형성된 반도체 기판 (21) 상부를 평탄화시키는 하부 절연막(23)을 형성한다. 콘택 마스크(도시안됨)를 이용한 식각 공정으로 상기 하부 절연막(23)을 식각하여 콘택홀(27)을 형성한다. 그 다음, 전체 표면 상부에 Ti/TiN 베리어 금속(25)을 일정 두께로 형성(증착)한다. 이 때, 상기 Ti/TiN 베리어 금속(25)은 PVD 방법으로 증착된 것으로, 단차 피복성이 좋지 않아 오버행 현상을 유발시킨다.

후속 공정으로, 상기 콘택홀(27)을 매립하는 금속 배선(도시안됨)을 형성한다. 이 때, 상기 금속 배선은, 상기 Ti/TiN 베리어 금속(25)의 오버행 현상과 상기 금속 배선의 열악한 단차 피복성으로 인하여, 콘택홀 내에 보이드(도시안됨)와 같은 결함을 발생시킨다(도 1).

상기한 바와 같이 종래 기술에 따른 베리어 금속 증착 방법은, Ti/TiN 베리어 금속의 오버행 현상과 금속 배선의 열악한 단차 피복성으로 인해 콘택홀 내에 보이드와 같은 결함을 발생시켜, 반도체 소자의 수율을 저하시키고, 신뢰성을 저하시키는 문제점을 갖는다.

본 발명이 이루고자 하는 기술적 과제

본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 PVD 방법으로 먼저 Ti를 증착한 다음, TDEAT-MOCVD 방법으로 TiN을 증착하여 단차 피복성을 향상시켜 보이드의 발생을 방지하는 방법을 제공하는 것이다.

본 발명의 구성 및 작용

상기한 목적을 달성하기 위해 본 발명은, 반도체 기판을 평탄화시키기 위해 증착된 절연막 위에 Ti/TiN 베리어 금속을 증착하는 방법에 있어서, 상기 절연막 상부에 상기 Ti를 PVD 방법으로 증착시키는 단계와, 상기 증착된 Ti 위에 상기 TiN을 TDEAT-MOCVD 방법으로 증착시키는 단계를 포함하는 것을 특징으로 한다

아래에 첨부된 도면을 참조하여 본 발명을 설명한다.

도 2는 본 발명에 따른 베리어 금속 증착 방법을 도시한 단면도이다.

도 2는 본 발명에 따른 베리어 금속 증착 방법을 도시한 단면도이다.

먼저, 하부 구조물(도시안됨)이 형성된 반도체 기판 (11) 상부를 평탄화시키는 하부 절연막(13)을 형성한다. 콘택 마스크(도시안됨)를 이용한 식각 공정으로 상기 하부 절연막(13)을 식각하여 콘택홀(19)을 형성한다.

다음으로, 전체 표면 상부에 Ti(15)를 300 내지 500 Å 두께로 PVD 방법을 이용하여 증착시키고, 그 후 TiN(17)을 1000 내지 1500 Å 두께로 TDEAT-MOCVD 방법을 이용하여 증착시킨다.

후속 공정으로, 상기 콘택홀(19)을 매립하는 금속 배선(도시 안됨)을 형성한다.

본 발명에 따른 TDEAT-MOCVD 방법에 의한 TiN 증착은 MOCVD 장치에서 테트라키스-디에틸라미노 티타늄 가스 및 NH₃ 가스를 300 내지 400°C의 온도에서 10 내지 30Torr의 압력으로 혼합하여 TiN을 얻은 후 이를 증착시키는 것이다.

본 발명에 따른 베리어 금속 증착 방법은, TDEAT-MOCVD 방법을 이용함으로써, 종래의 PVD 방법으로 베리어 금속을 증착할 때 발생하는 오버행 현상을 유발시키지 않으며, 따라서 금속 배선 증착시에 콘택홀의 입구를 막아 콘택홀 내에 보이드가 발생하는 현상을 방지할 수 있다.

또한, TDEAT-MOCVD 방법에 의해 증착된 TiN은 PVD 방법에 의해 증착된 TiN 보다 우수한 베리어 금속층을 형성하는데, 이를 아래의 표 1을 참조하여 비교한다.

[표 1]

금속층 특성	스퍼터링법에 의해 증착된 TiN	TDEAT-MOCVD 법에 의해 증착된 TiN
저항성 (/cm)	510 ~ 530	275 ~ 295
균일성 (%) (측벽/바닥)	40 ~ 60	80 ~ 100
단차 피복성 (%) (바닥/절드)	7 ~ 9	55 ~ 65

표 1에서 볼 수 있는 바와 같이, 본 발명에 따른 Ti/TiN 베리어 금속층은 종래의 PVD 방법에 의해 증착된 Ti/TiN 베리어 금속층보다, P+, N+의 콘택 저항성이 낮고, 우수한 균일성과 단차 피복성을 가짐을 알 수

있다.

발명의 효과

상기한 바와 같이 본 발명에 따라 증착된 Ti/TiN 베리어 금속층은 종래의 PVD 방법에 의해 증착된 Ti/TiN 베리어 금속층보다, P+, N+의 콘택 저항성이 낮고, 우수한 균일성과 단락 피복성을 가져, 종래의 PVD 방법에 의해 증착된 베리어 금속층의 문제점인 오우버행 현상을 방지하고, 따라서 콘택홀 내에 보이드가 형성되는 것을 방지할 수 있어, 반도체 소자의 제조 수율 및 신뢰성을 향상시킬 수 있다.

(57) 청구의 범위

청구항 1

반도체 기판을 평탄화시키기 위해 형성된 절연막 상부에 Ti/TiN 베리어 금속을 증착하는 방법에 있어서, 상기 절연막 상부에 Ti를 PVD 방법으로 증착시키는 단계와, 상기 증착된 Ti 위에 상기 TiN을 TDEAT-MOCVD 방법으로 증착시키는 단계를 포함하는 것을 특징으로 하는 베리어 금속 증착 방법.

청구항 2

제1항에 있어서, 상기 베리어 금속 증착층의 두께는 Ti가 300 내지 500 Å이며, TiN이 1000 내지 1500 Å인 것을 특징으로 하는 베리어 금속 증착 방법.

청구항 3

제1항에 있어서, 상기 TDEAT-MOCVD 방법은 MOCVD 장치에서 테트라키스-디에틸라미노 티타늄 가스와 NH₃ 가스를 혼합하여 TiN을 얻은 후 이를 증착시키는 것을 특징으로 하는 베리어 금속 증착 방법.

청구항 4


제3항에 있어서, 상기 TDEAT-MOCVD 방법에 사용되는 증착 온도는 300 내지 400°C인 것을 특징으로 하는 베리어 금속 증착 방법.

청구항 5


제3항에 있어서, 상기 TDEAT-MOCVD 방법에 사용되는 증착 압력은 10 내지 30 Torr인 것을 특징으로 하는 베리어 금속 증착 방법.

도면

도면 1



SB2



BEST AVAILABLE COPY